?s pn=jp 2260460 S3 1 PN=JP 22 60 ?t s3/5

3/5/1

DIALOG(R) File 347: JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

03284960 **Image available**
THIN-FILM TRANSISTOR

PUB. NO.: 02-260460 [*JP 2260460* A] PUBLISHED: October 23, 1990 (19901023)

INVENTOR(s): MORI HISATOSHI YAMAMURA NOBUYUKI

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 01-078389 [JP 8978389] FILED: March 31, 1989 (19890331)

INTL CLASS: [5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 1020, Vol. 15, No. 4, Pg. 3, January

08, 1991 (19910108)

ABSTRACT

PURPOSE: To prevent the formation of capacitance between a gate electrode and a source electrode and between the gate electrode and a drain electrode by a method wherein an n-type semiconductor layer is formed so as to be faced with the gate electrode at the upper part and the lower part and the source electrode and the drain electrode are formed in positions which are not overlapped with the gate electrode at the upper part and the lower part.

CONSTITUTION: An n-type semiconductor layer 15 which has been laminated on an i-type semiconductor layer 14 and which is composed of n(sup +)-a-Si is formed so as to be faced with a gate electrode 12 at the upper part and the lower part and is separated at a channel part. A source electrode and a drain electrode 16, 17 which have been formed on the n-type semiconductor layer 15 and which are composed of a metal such as Cr or the like are formed in positions which are not overlapped with the gate electrode 12 at the upper part and the lower part. These electrodes are connected to an i-item semiconductor layer 14 via the n-type semiconductor layer 15. Thereby, it is possible to prevent the formation of capacitance between the gate electrode 12 and the source electrode 16 and between the gate electrode 12 and the region electrode 17.

⑬日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 平2−260460

®Int. Cl. *

識別記号 庁内整理番号

❸公開 平成 2年(1990)10月23日 -

H 01 L 29/784

8624-5F H 01 L 29/78

311 X

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 薄膜トランジスタ

②特 願 平1-78389

②出 顧 平1(1989)3月31日

⑫発 明 者 森 久 敏 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

⑫発 明 者 山 村 信 幸 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

の出 顋 人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号

明 網 音

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

ゲート電報と、ゲート独縁競と、1型半導体層と、n型半導体層と、ソースおよびドレイン電極とを組えた薄膜トランジスタにおいて、前記n型半導体層は前記ゲート電報と上下に対向させて形成し、前記ソースおよびドレイン電極は前記ゲート電極と上下に重ならない位置に形成したことを特徴とする薄膜トランジスタ。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は薄膜トランジスタに関するものである。 (従来の技術)

薄膜トランジスタ(TFT)としては、道スタガー型、スタガー型、送コプラナー型、コプラナー型のものがある。

第 8 図は従来の薄膜トランジスタを示したもの で、ここでは逆スタガー型のものを示している。

第8周において、1はガラス等からなる甚板であ り、この基板1上にはCF等の金銭からなるゲー ト電艦2が形成されている。また、3は上記ゲー ト電極2の上に基板1のほぼ全面にわたって形成 されたSIN等からなるゲート絶縁膜、4はこの ゲート絶縁膜3の上に形成された!-a-Siか らなる 1 型半導体層であり、この 1 型半導体層 4 はゲート絶縁膜3を介してゲート遺掘2と対向し ている。また、5は上記1型半導体層4の上に駐 脳されたn+-a-Siからなるn型半導体器で あり、このの選半導体騒らはゲート電極2とと下 に対向させて形成され、チャンネル部において分 艇されている。 6 および7 は上記 n 単半導体図 5 の上に形成されたCF等の金属からなるソース電 藍およびドレイン電瓶であり、このソース。ドレ イン電揺6.7は上記n型半導体層5と何じパタ ーンに形成されて、このn型半導体層5を介して 1 型半導体層4に接続されている。なお、この背 購トランジスタは、何えばTFTアクティブマト リックス型液晶波示素子の画素電極選択用スイッ

チング素子等として使用されており、TFTアクティブマトリックス型液晶表示素子の場合は、上記消費トランジスタのゲート電極2はゲートライン (走査ライン) に、ドレイン電極7はデータラインに、ソース電極6は画素電極に接続されている。

(発明が解決しようとする課題)

しかしながら、上記従来の薄膜トランジスタでは、そのソース電極6とドレイン電極7とがそれぞれ、n型半導体隔5およびi型半導体路4とゲート地縁終3とを介してゲート電極2と上下に対向しているために、ゲート電極2とソース電極6との間およびゲート電極2とドレイン電極7との間に大きな容量Ccs. Ccsが発生するという問題をもっていた。

このため、上記従来の海膜トランジスタを例えばTPTアクティブマトリックス型液晶表示素子の調素電極選択用スイッチング素子として使用すると、ゲート電圧の印加による薄膜トランジスタのオンによってデータラインから茜素電極に印加

(作用)

すなわち、本発明の薄膜トランジスタは、ソースおよびドレイン電極をゲート電極と上下に重極といるない位置に形成することによって、ゲート電極といって電極との間およびゲート電極といったがあれば、ゲート電極とソースおおいて、大学のでは、ゲート電極といったができないが、ソースが展示して、対向させて形成になった。 に、ゲート電極といったができません。 を接続するのが単準体験によって、では、ケート電極といったがあれば、ソースがはといったがある。 に、ゲート電極といったができません。 に、ゲート電極といったができません。 を接続するのの単半導体をよって、単半導体をはないである。 が、ことには極としての作用をもたせてトランジスタ特性を確保したものである。

〔実施例》

以下、本発明の一実施費を図面を参照して説明する。

第1因は本実施例の薄膜トランジスタの断画を示したもので、図中11はガラス等からなる基板であり、この基板11上には Cr 等の金属からなるゲート電極12が形成されている。また、13

された電圧が、薄膜トランジスタをオフさせた料間にゲート・ソース間容量(Cos)と液晶容量(Cuc)との比に応じて配分され、そのために商業電極にがデータ電圧よりも降下してしまうから、次に商業電極が選択されるまでの1フレーム
期間中における表示特性が悪くなってしまう。

本発明は上記のような実情にかんがみてなされたものであって、その目的とするところは、ゲート電極とソース電極との聞およびゲート電極とドレイン電極との間にほとんど容量をもたない薄膜トランジスタを提供することにある。

(課題を解決するための手段)

本発明の薄膜トランジスタは、上記目的を達成するために、ゲート電極と、ゲート絶縁機と、 i 型半導体層と、ソースおよびドレイン電極とを備えた薄膜トランジスタにおいて、前記 n 型半導体層は前記ゲート電極と上下に対向させて形成し、前記ソースおよびドレイン電極は確記ゲート電極と上下に重ならない位置に形成したものである。

は上記ゲート電概2の上に拡板1のほぼ全面にわ たって形成されたSIN等からなるゲート絶録膜、 14はこのゲート粕缸膜13の上に形成された 1−a−S1からなる1型半導体層であり、この 1 型半導体脳14はゲート絶縁換13を介してゲ - ト電瓶12と対向している。また、15は上記 I型半導体暦14の上に積層された n + − a ~ Siからなるn型半導体層であり、このn型半導 体暦15はゲート電板12と上下に対向させて形 成され、チャンネル部において分離されている。 16および17は上記の型半導体経15の上に形 成されたCF等の企員からなるソース電極および ドレイン電極であり、このソース。ドレイン電極 16、17は、前紀ゲート電腦12と上下に頭な らない位置に形成されて、上記 n 型半導体層 1 5 を介して1型半導体層14に接続されている。な お、この実施例では、上記の型半導体層15の分 麓部分(チャンネル部)の長さ!」を5m、ソー ス。ドレイン電揺16,17とゲート電揺12と の水平方向の間間12を5雌、n型半導体降15



のソース, ドレイン選帳16, 17からの突出長をfl 3 は9 m としている。

第 2 図および第 3 図は上記薄膜トランジスタの静特性を示しており、第 2 図は V p (ドレイン地圧) - 10 V における V a (ゲート地圧) - 1 p (ドレイン電流)特性を示し、第 3 図は V a - 15 V における V a - 1 p 特性を示している。しかして、上記薄膜トランジスタにおいては、

しかして、上記部膜トランジスタにおいては、 ソースおよびドレイン電極16、17をゲート電 極12と上下に重ならない位置に形成しているか ら、ゲート電極12とソース電極16との間およ びゲート電極12とドレイン電極17との間の高 時被領域における容益をほとんどなくすことがで きる。

第6図は第4図および第5図に示した2種類の は験用来子についてその母波数特性を調べた結果 を示しており、機軸は母波数(KD)、緩軸は、 対波数を変化させて求めた最大容額(Cmax)に 対する各母波数での測定容数(C)の割合(C/ Cmax)を示している。上記試験用業子は、ガラ

私にしたものの月波放特性は第6図に破線で示す ような特性であり、この第4数の試験用業子は、 从大で65 pF 程度の容益をもっている。これに対 して、第5回の試験用案子のように上都金属膜 18を下部金属膜12aの1/3の面積にしたも のの均波数特性は第6図に実線で示すような特性 であり、この第5回の試験用業子は、低周波領域 (1.0 K LL) では最大で 43 pF と第 4 図の試験用 光子と同程度の容量をもつが、高周波領域 (1.8) M fb) では19 pF (C/Cmax - 0.3) しか容量 をもたない。なお、第5図の試験用業子が低周波 領域で第4図の試験用素子と同程度の容量をも つのは、1型半導体層148の上に下部金属機 12aと同一パターンに形成されているn型半導 体脳15aが低段波領域では電極として働くため であり、n型半導体増15aだけの単一層の領域 は、低間波筒域では容量をもたない。

すなわち、ゲート地區12とソース地區16と の間およびゲート地區12とドレイン地區17と の間の容益は、ゲート地區12に対するソースお

ス基板11a上に下部金属膜12aを形成し、そ の上にSINからなる絶縁終13aと、i‐a‐ S」からなるi型半導体層14aとを積層すると ともに、この1型半導体層14mの上にnャーa - S l からなるn型半導体験15 a を前記下部金 貧賤12a と同一パターンに形成し、このn 型半 導体層15aの上に、上部金属膜18を形成した もので、第4回の試験用素子は、上部企試験18 を下部金属膜12aとほぼ同じ面積 (3.6 × 10-3 山) に形成したものとされ、第5回の試験川菜子 は、上部金属膜18を下部金属膜12aの1/3 の面積に形成したものとされている。なお、第4 図および第5図において、19は上部企画膜18 から絶縁膜13aまでの結局膜の一部に形成され た、下部金属膜12aに低圧を印加するための関 口である。

この2種類の試験用業子について、下部金属膜 12 aに 35 V の試験電圧を印加してその周波数特性を調べたところ、第4 図の試験用業子のように 上部金属膜 18を下部金属膜 12 a とはば同じ面

よびドレイン電極16、17の母なり部分の面積によって変わるのであり、上記実施例の存践トランジスタのように、ソースおよびドレイン電極16、17をゲート電極12と上下に重ならない位置に形成すれば、ゲート電極12とソース電極16との問およびゲート電板12とドレイン電極17との間の高周波領域での容量は、第6図に実験で示した特性よりもさらに小さくなる。

しかも、上記実施例の薄膜トランジスタでは、 ゲート電極12とソースおよびドレイン電極16。 17とを接続するn型半導体局15を前記ゲート 電極12と上下に対向させて形成して、ソースお よびドレイン電極16。17を上記n型半導体局 15を介して1型半導体局14に接続しているか ら、耐迷したようにn型半導体層15にソースお よびドレイン電極としての作用をもたせてトラン ジスタ特性を確保することができる。

すなわち、単にゲート電揺12とソース電揺 16との間およびゲート電揺12とドレイン電揺 17との間の名量をなくすのであれば、第7因に 示す海膜トランジスタのように、ソースおよびド レイン戦艦16、17とn型半導体層15とをゲ ート電揺12と上下に重ならない位置に形成すれ はよいが、これでは、ゲート出版12にゲート准 圧を印加しても薄膜トランジスタは動作せず、オ ン電流 (l on) が全く流れなくなってしまう。そ こで、上記実施例の薄膜トランジスタでは、ゲー ト電極12とソースおよびドレイン電桶16。 17とを接続するn型半導体隔15はゲート電極 12と上下に対向させて形成し、ソースおよびド レイン電腦16、17だけをゲート電腦12と上 下に重ならない位置に形成したのであり、このよ うにすれば、第2図および第3図に示したように、 V p - 10 V . V q - 15 V で I p が 1.5 μ A 程度液 れるから、トランジスタ特性を確保することがで * A .

そして、例えばTFTアクティブマトリックス型液晶表示素子の画業電極選択用スイッチング業子として使用される薄膜トランジスクの場合、1οNの必要なゲートΟN時間は約60μ sec で母波

TFTアクティブマトリックス型液晶表示素子の 画楽電弧選択用スイッチング素子として使用され る薄膜トランジスタに限らず、その他の用途に使 用される薄膜トランジスタにも適用することがで きる。

(発明の効果)

本発明の薄膜トランジスタは、ゲート電極と、ゲート地級膜と、i型半導体圏と、n型半導体圏と、n型半導体圏と、がつれるは、がして地域とを備えた薄膜トランジスタにおいて、前記n型半導体圏は対ケート地域と上下に対向させて形成し、前記ソースおよびゲート地域は向記ゲート地域と上下に重ない位置に形成したの間およびゲート地域と上ではない位置というである。

4. 図画の簡単な説明


第1 図は本発明の一実施例を示す薄膜トランジスタの斯函図、第2 図および第3 図は同じく薄膜

敢に換算すると17K肚であり、また、ゲート・ソ ース間容量 (Cas) の悪影響がでるゲートパルス の立ち下がり時間は約80μ sec で周波数に換算す ると20M 肚である。そして、上紀実施例の薄膜ト ランジスタのように、ソース、ドレインのゲート 電極12と対向する部分を n型半導体 脱15だけ の単一層とすれば、ゲートON時間 (17K比) で はn型半導体層15がソース。ドレイン電幅とし て崩いてオン電流(lon)が流れ、またゲート立 ち下がり時間(20M匙)ではゲート・ソース闘容 益(Ccs)をもたないから、范膜トランジスタを オフさせた瞬間に画素電極電圧がゲート・ソース 闘容益(Cas)と液晶容益(Cuc)との比に応じ て配分されることはなく、したがって、次に画者 電揺が選択されるまでの1フレーム期間中におけ る表示状態を維持することができる。


なお、上記実施例では、逆スタガー型の薄膜トランジスタについて説明したが、本発明は、スタガー型、逆コブラナー型、コブラナー型の薄膜トランジスタにも適用することができるし、また、

トランジスタのVa‐lゅ 特性図およびVゥー Lゥ 特性図、第4図および第5図は薄膜トランジ スタの周波数特性を繋べるための試験川米子の 期図、第6図は第4図および第5図の試験用米子 の周波数特性図、第7図はソースおよびドレイン 電板とn型半導体層とをゲート電板と上下に重な らない位置に形成した薄膜トランジスタの断面図、 第8図は従来の薄膜トランジスタの断面図である。


出願人 カシオ計算機株式会社




第1図




第 2 図




第3図




第 7 図



第8図





第6図